IBM a annoncé la création de la première puce inférieure à 1 nanomètre (nm) au monde, utilisant sa nouvelle architecture « nanostack ». Cette avancée a permis à IBM de fabriquer une puce fonctionnelle de 7 angströms (0,7 nm), marquant une amélioration significative par rapport à sa conception existante de 2 nm.
La nouvelle puce possède une densité de transistors deux fois supérieure à celle du précédent modèle 2 nm d’IBM, avec près de 100 milliards de transistors regroupés dans une puce de la taille d’un ongle humain. La société affirme que cette densité supplémentaire pourrait fournir jusqu’à 50 % de performances en plus ou 70 % d’efficacité énergétique en plus par rapport à ses puces à nœuds de 2 nm.
Jay Gambetta, directeur d’IBM Research, a déclaré que la nouvelle architecture ouvre la possibilité d’un avenir où l’informatique sera plus puissante sans augmentation proportionnelle de la consommation d’énergie. L’architecture nanostack s’appuie sur la technologie des transistors nanofeuilles d’IBM, comprenant des transistors empilés verticalement et décalés.
Chaque transistor comprend trois éléments nanofeuilles, d’une épaisseur d’environ cinq nanomètres, espacés d’environ neuf nanomètres. Chaque nanofeuille est constituée de 15 rangées d’atomes de silicium, soulignant la précision technique impliquée dans la conception.
IBM prévoit que les puces nanostack entreront en production de masse d’ici environ cinq ans. Rapidus, un fabricant de puces japonais qui collabore avec IBM, prévoit de commencer à produire des puces de 2 nm à grande échelle d’ici le second semestre 2027, ce qui suggère un calendrier compétitif en matière d’innovation en matière de production de puces.
IBM fournira ultérieurement plus de détails sur ses plans de commercialisation. La société a affirmé que sa nouvelle architecture ouvrirait la voie aux fabricants de puces pour développer un silicium plus puissant et plus efficace pendant au moins la prochaine décennie.
